全动态比较器对于SAR ADC上级板电位变化的影响

梓橦

各位大佬，本人近期在做有关SAR ADC寄生电容的研究。然后遇到了如下问题：我先采用图一的理想比较器结构连接SAR ADC中MSB电容部分的上级板，这个时候比较器的变化并不会影响我电容上级板电位，但是当我将理想比较器转换成全动态比较器的时候我发现一件很头疼的事情，就是全动态比较器中每一次时钟信号发生相应的变化的时候，他都会使得我电容阵列上级板的电位发生波动（对应的比较器结构如图三所示，图二中黄色的是我上级板的电压变化，白色是我的时钟信号），这种波动对于我后续的逻辑判断产生的很大的困扰。我想请教一下各位大佬就是面对这种电容上级板电位根数我比较器的CLK变化而波动的情况应该怎么去处理啊。真诚求问，感谢感谢。

syq506912088

可能是kickback noise的影响，但是你这个大小的输入管应该不会有这么大的影响，你可以加一个预防大级，还有可以查查你的时序，是不是比较器延迟对你的逻辑有什么影响