mim电容前后仿阻值差过大

jenciek

mim电容前仿时，选择的是1pf电容，但在提参后，出来的效果是容值变大为原来的2倍。这个情况，是哪里出了问题？

qhy11111

jenciek 发表于 2025-6-14 21:16
单纯应对电容用gate level，但模拟电路其他部分也同样适用gatelevel么。 transistor level与gate level的 ...

gate level 对于没有设置hcell等器件我记得会采用transistor level去提取，对于mom，mim，RFmos这种会用gate level提取

超高校级摸鱼王

开了transistor level就会重复提

chen1q

第一种可能性是工艺角的影响,另一个需要考虑的因素是端接效应。如果输入阻抗（如测试夹具）较高，特别是在高频情况下，MIM电容模型中的并联等效电路可能会引起额外的影响。例如，在实际测量中使用的是带有50欧姆匹配电阻的探针或者其他高阻抗设备时，这会影响提取出来的真实参数，并导致仿真结果出现偏差,另外还要检查模型本身是否存在不准确之处。

jenciek

超高校级摸鱼王 发表于 2025-6-14 20:15
开了transistor level就会重复提

模拟电路不都是用transisot么

jenciek

chen1q 发表于 2025-6-14 20:24
第一种可能性是工艺角的影响,另一个需要考虑的因素是端接效应。如果输入阻抗（如测试夹具）较高，特别是在 ...

mim电容版图没有接任何Path,Port直接放在正负极板上，跑完电容的后仿，直接放在原理图中，跑的后仿

qhy11111

jenciek 发表于 2025-6-14 21:06
模拟电路不都是用transisot么

transisot level 的话，如果对应的hcell等相关文件没有设置好，可能会出现重复提取的情况，即model=1pF，pex=1pF，total=2pF

jenciek

qhy11111 发表于 2025-6-14 21:13
transisot level 的话，如果对应的hcell等相关文件没有设置好，可能会出现重复提取的情况，即model=1pF， ...

单纯应对电容用gate level，但模拟电路其他部分也同样适用gatelevel么。 transistor level与gate level的区别在哪 ，哪种更真实？