在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: MCelia

[求助] BJT+CMOS无运放带隙基准电路分析

[复制链接]
 楼主| 发表于 前天 20:14 | 显示全部楼层


yuweimo 发表于 2025-5-31 19:04
右边PNP bc需要连接在一起作为第一级运放的电流镜的,不然不能工作


嗯嗯我也觉得要bc连接,不过这个是无运放结构的
发表于 前天 22:17 | 显示全部楼层


MCelia 发表于 2025-5-31 13:21
感谢回复!可以再分析一下偏置电路的R8的作用吗?我理解的是会影响启动管Q9以及IPTAT

另外核心电路里的p ...


前面我说环路增益少了一半,是看成PNP有偏置的了,实际上没有偏置,那就不是少了一半,而是错了。应该Q3的BC短接。


至于R8,只要不是过份小或者过份大,在很大的范围内都对电路功能没太有影响,影响的是这一路的功耗。

 楼主| 发表于 昨天 11:40 | 显示全部楼层


acrofoxAgain 发表于 2025-5-31 22:17
前面我说环路增益少了一半,是看成PNP有偏置的了,实际上没有偏置,那就不是少了一半,而是错了。应该Q3 ...


好的好的感谢指导!我去试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 19:15 , Processed in 0.014310 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表