在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 502|回复: 2

[求助] 综合插入clock_gating时,有没有方法可以禁止指定的寄存器插入clock_gating?

[复制链接]
发表于 2025-5-23 17:08:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
求教各位大佬,手上的项目时序比较紧张,我想在综合过程中让某些寄存器不插clock gating,来做短时钟树,在dc里有没有什么命令可以实现这个?
发表于 2025-5-26 10:01:46 | 显示全部楼层
set_clock_gating_objects -exclude
set_clock_gating_registers -exclude
回复 支持 反对

使用道具 举报

发表于 2025-5-26 13:23:04 | 显示全部楼层


   
2596784844 发表于 2025-5-26 10:01
set_clock_gating_objects -exclude
set_clock_gating_registers -exclude


这两个命令确实可以,但是icg的violation的消除掉之后,reg2reg的violation可能会更差;

感觉工具自己插相对来说还是更优一点,可以考虑或icg的datapath换lvt。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-5 16:14 , Processed in 0.012689 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表