在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 418|回复: 9

[求助] Check LUP.6如何解决

[复制链接]
发表于 2025-5-16 00:24:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


具体报错:
LUP.6 { @ Any point inside NMOS source/drain space to the nearest PW STRAP in the same PW <= 30 um
        @ Any point inside PMOS source/drain space to the nearest NW STRAP in the same NW <= 30 um
        @ In SRAM bit cell region, the rule is relaxed to 40 um   
  PACT_CHECK_NON_SRAM NOT NSTP_OS
  PACT_CHECK_SRAM NOT (NSTP_OS OR NSTP_OS_SRAM)
  NACT_CHECK_NON_SRAM NOT PSTP_OS
  NACT_CHECK_SRAM NOT (PSTP_OS OR PSTP_OS_SRAM)
}


报错的区域如下图,这是一个nmos,我查到说增加PW,我尝试了一下但是还是报错

                               
登录/注册后可看大图


 楼主| 发表于 2025-5-16 00:29:20 | 显示全部楼层

                               
登录/注册后可看大图

发表于 2025-5-16 07:00:45 | 显示全部楼层
你的PATP/PSUB ring呢?
发表于 2025-5-16 09:19:03 | 显示全部楼层
就是管子太大的距离到衬底接地的地方
发表于 2025-5-16 09:27:50 | 显示全部楼层
那你小于30um了吗
发表于 2025-5-16 09:43:49 | 显示全部楼层
在管子30um附近需要有个衬底 ,你加完衬底再跑DRC吧
 楼主| 发表于 2025-5-16 10:23:45 | 显示全部楼层


qianLZ 发表于 2025-5-16 09:43
在管子30um附近需要有个衬底 ,你加完衬底再跑DRC吧


请问是在NMOS的外围加了一个PW衬底将NMOS框住再进行DRC吗,我尝试了但是依然报错,
 楼主| 发表于 2025-5-16 10:25:27 | 显示全部楼层


fengrlove 发表于 2025-5-16 07:00
你的PATP/PSUB ring呢?


请问是在NMOS周围加一圈PSubGuarding吗,能否说得更清楚一些?
发表于 2025-5-16 10:58:19 | 显示全部楼层
是的
 楼主| 发表于 2025-5-16 11:12:48 | 显示全部楼层


解决了,谢谢大神
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 13:07 , Processed in 0.088787 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表