在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 186|回复: 4

[资料] Xilinx FPGA Verilog / VHDL Synthesis 可综合 编码规范

[复制链接]
发表于 前天 11:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
官方模板。参考写各种 设计都可以。
超过53种不同的待实现功能。比如各类 FIFO RAM CMULT SFIR TASK 等常见的 逻辑。

同时包含 Verilog实现和VHDL实现。
十分建议认真阅读,思考,模仿,参考。


ug901-vivado-synthesis-examples.zip

107 KB, 下载次数: 21 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 前天 11:52 | 显示全部楼层
里面都是各种待实现资源的 模板代码
发表于 前天 12:44 | 显示全部楼层
很好的资料,非常感谢分享。
发表于 前天 15:13 | 显示全部楼层
谢谢分享   
发表于 昨天 09:05 | 显示全部楼层
thks yur sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-14 20:53 , Processed in 0.019059 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表