在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 112|回复: 0

[求助] 如何搭建一个供scan测试的digtop_wrapper

[复制链接]
发表于 7 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助下各位大佬:

现在我的设计是数模混合电路,模拟顶层,现在需要推数字部分的stuck_at pattern,电路是反向的电路;那么
1、我看仿真时需要一个顶层的,保证数模接口pin的值 是从PAD灌入,我现在是单独推数字网表的test pattern。这个顶层我怎么做一个digtop_wrapper,在tetramax里是实现吗?
2、整个芯片的逻辑是先上电- 进入scan mode -灌pattern向量。我现在是仿真了上电后,进入scan mode时,看analog to digital signal的值。是需要看这个值时0/1/N ,然后修改spf文件,重新推数字模块的pattern吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-16 00:38 , Processed in 0.012688 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表