在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 125|回复: 2

[讨论] 请问大家知道tsmc180下有没有低掺杂衬底

[复制链接]
发表于 17 小时前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做的片上电感对quality factor要求很高,想知道180工艺下有没有低掺杂衬底layer可以使用,或者是不是用较浅的nwell可以达到这一目的
发表于 12 小时前 | 显示全部楼层
有的,native管的衬底区域就是
 楼主| 发表于 26 分钟前 | 显示全部楼层


acrofoxAgain 发表于 2025-5-2 08:04
有的,native管的衬底区域就是


您好,如果我理解正确的话,是说我不需要像其他工艺下用比较特殊的layer来让这个衬底较低掺杂,只需要用默认的衬底什么layer不加就行了是吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-2 20:53 , Processed in 0.017968 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表