在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 197|回复: 4

模拟电路版图小白求助——poly电阻DRC报错

[复制链接]
发表于 4 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
工艺库是smic18mmrf,在跑poly电阻drc时出现报错如下


                               
登录/注册后可看大图

查看设计规则如下

                               
登录/注册后可看大图

                               
登录/注册后可看大图

在版图里面测量这个extension距离就是0.18

                               
登录/注册后可看大图

所以是哪里有问题呢?求指点迷津




发表于 3 天前 | 显示全部楼层
报错的高亮位置是哪一块啊?
 楼主| 发表于 3 天前 | 显示全部楼层


yuxidaliumang 发表于 2025-4-30 09:31
报错的高亮位置是哪一块啊?



浅蓝色那个方框,刚好是两个SP掺杂之间的区域(上下两头的黄颜色矩形是SP)


                               
登录/注册后可看大图

 楼主| 发表于 3 天前 | 显示全部楼层


yuxidaliumang 发表于 2025-4-30 09:31
报错的高亮位置是哪一块啊?



右边那个浅蓝色方框,刚好是上下两头SP区域之间(上下两条黄色矩形是SP)

                               
登录/注册后可看大图




发表于 3 天前 | 显示全部楼层
本帖最后由 tracy6969 于 2025-4-30 18:31 编辑

if you run the drc why not checking/displaying the error polygon ?
normally it shows you where it sees the violation  
maybe the upper side is violated
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-3 04:07 , Processed in 0.040588 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表