在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 342|回复: 3

[转贴] 版图加了隔离环后,部分模块的器件识别不出来是怎么回事?底层的LVS是通过的啊

[复制链接]
发表于 2025-4-25 17:02:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题
发表于 2025-4-25 17:04:57 | 显示全部楼层
可以先跑DRC  然后再去检查一下是不是有特殊层次  填充颜色去检查layer
发表于 2025-4-25 17:06:30 | 显示全部楼层
是版图和电路都缺失器件吗?错误类型贴个图出来,你看下你添加的隔离环会不会因为层次导致识别成其他器件
发表于 2025-4-27 09:28:05 | 显示全部楼层
检查所有模块是不是同一个地,如果不是,需要用识别层SUBD区分
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-11 19:06 , Processed in 0.018300 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表