求助LVS不识别版图上的label？？

djjianer · 发表于昨天 17:58

您需要登录才可以下载或查看，没有账号？注册

x

哪位大神遇到过这种情况啊，电路和版图做好后，版图上的label是用M1 label层标的port，在跑LVS的时候报错版图没有ports，换成create pin打上M1 label层对应的port，结果还是报同样的错误。哪位大神给指导下，非常感谢！

fengrlove · 发表于昨天 18:05

看下lvs rule file或者design rule 用的那层layer

xml15287234216 · 发表于昨天 18:20

可能是打pin的层次错了

QYF2022 · 发表于 12 小时前

怀疑还是label层的问题，还有就是用！全局变量上次被骂过一次，没敢再用了

djjianer · 发表于 11 小时前

xml15287234216 发表于 2025-4-23 18:20
可能是打pin的层次错了

就是没有找到哪层。

djjianer · 发表于 11 小时前

QYF2022 发表于 2025-4-24 09:28
怀疑还是label层的问题，还有就是用！全局变量上次被骂过一次，没敢再用了 ...

vdd!标识应该对的，就是层的问题

壮宇 · 发表于 1 小时前

原理图上的子cell的源用inputoutput端口，版图上label用对应金属的drawing层试试

[求助] 求助LVS不识别版图上的label？？