在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 145|回复: 4

[求助] 时钟定义端下一级BUF的延迟为什么负的原因?

[复制链接]
发表于 前天 11:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,时钟定义端的latency为0,下一级BUF的latency为负,问大佬们这是什么原因?
发表于 前天 13:32 | 显示全部楼层
是不是没有input transition
 楼主| 发表于 前天 17:08 | 显示全部楼层


lolina 发表于 2025-4-22 13:32
是不是没有input transition


是需要设置吗?时钟定义在一个cell上,不是定义在port上。
发表于 昨天 20:00 | 显示全部楼层
直接定义到CELL上,最好加一个annotated transition
 楼主| 发表于 2 小时前 | 显示全部楼层


hosrun 发表于 2025-4-23 20:00
直接定义到CELL上,最好加一个annotated transition


不好意思,我不是很懂这个annotated transition这个概念,意思是设置set input transition 和set output transition吗?我问ai什么是annotated transition,然后我理解的是这样的。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-24 13:56 , Processed in 0.017785 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表