求教SAR ADC用VDD做VREF时怎么加decap

goodstudydayup · 发表于 2025-4-21 23:33:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

看资料说SAR ADC用LDO产生的VDD做VREF时需要加很大的decap，比如10bit精度，采样电容阵列总共1pF，那么decap需要1000pF，如下所示。

请教LDO输出加这么大的decap会对LDO里面运放环路的稳定性有影响吗？（这相当于在运放第二级输出挂一个大电容吧）
另外再请教一下，这种情况下LDO里运放的闭环GBW和ADC的输入信号频率或者采样频率应该是什么关系，比如ADC的Fin=1M、Fs=10M，那么LDO里运放的闭环GBW需要做到多大呢？
无标题.png

goodstudydayup · 发表于 2025-4-22 22:38:43

求大佬指教

xiaoqie · 发表于 2025-4-23 00:32:57

主要看LDO芯片手册，负载电容大小影响环路稳定性和相应时间；
LDO指标主要看噪声和PSRR，10bit ADC，片外去偶电容主要用来稳压LDO的，
ADC自己的IR drop时间靠片内电容来滤波（应为芯片频上有电感）

goodstudydayup · 发表于 2025-4-24 10:06:35

xiaoqie 发表于 2025-4-23 00:32
主要看LDO芯片手册，负载电容大小影响环路稳定性和相应时间；
LDO指标主要看噪声和PSRR，10bit ADC，片外去 ...

多谢，这里LDO和SAR ADC都是在片上的

[求助] 求教SAR ADC用VDD做VREF时怎么加decap

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1