求教SAR ADC用VDD做VREF时怎么加decap

goodstudydayup

看资料说SAR ADC用LDO产生的VDD做VREF时需要加很大的decap，比如10bit精度，采样电容阵列总共1pF，那么decap需要1000pF，如下所示。

请教LDO输出加这么大的decap会对LDO里面运放环路的稳定性有影响吗？（这相当于在运放第二级输出挂一个大电容吧）
另外再请教一下，这种情况下LDO里运放的闭环GBW和ADC的输入信号频率或者采样频率应该是什么关系，比如ADC的Fin=1M、Fs=10M，那么LDO里运放的闭环GBW需要做到多大呢？