在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 199|回复: 3

[求助] DFE sampler tap添加

[复制链接]
发表于 4 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xq19901211 于 2025-4-16 11:44 编辑

各位老师


对DFE 的sampler添加tap如右图,如果vcalp和vcaln都为0,vtp和vtn是一个tap
vtp和vtn由dac控制字决定,大小如左图
疑问如下:
1.仿真看vtp和vtn不一样大,只在dac控制字为0时一样大,这是正常的吗?为什么vtp和vtn不是一样大?
2.为啥在差分输出之间加个MOS开关,之前看这个开关加在下面



DFE_sampler tap.png
 楼主| 发表于 4 天前 | 显示全部楼层
 楼主| 发表于 前天 11:31 | 显示全部楼层
顶一个,各位老师帮忙看看,新学的不懂
 楼主| 发表于 前天 23:12 | 显示全部楼层
看上去只是offset校准,不是1-tap DFE,不知道对不对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-19 09:15 , Processed in 0.017123 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表