设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 无运放带隙基准设计求助！！！！
返回列表 发新帖
查看: 201|回复: 4

[求助] 无运放带隙基准设计求助！！！！

[复制链接]
溯游
发表于 昨天 15:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
电路原理图如图，BJT Q0 Q1 的Vce总是很大，使得其上方的电流镜管无法开启。多次更改也无济于事，请大佬指点迷津。
Screenshot 2025-04-14 152020.png
回复

举报

溯游
 楼主| 发表于 昨天 15:32 | 显示全部楼层
工艺是SMIC18
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

kwankwaner
发表于 昨天 17:09 | 显示全部楼层
psub接vdd？
回复 支持 1 反对 0

举报

雪岩
发表于 昨天 17:30 | 显示全部楼层
不要M5和M6
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Crimvael
发表于 昨天 17:57 | 显示全部楼层
M5M6衬底接错了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-15 23:26 , Processed in 0.023090 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表