nexchip 55nm工艺

asd16457 · 发表于 2025-4-11 14:32:05

您需要登录才可以下载或查看，没有账号？注册

x

晶合55nm制成下hr POLY电阻相比p+ saliside POLY 只是在电阻区域多增加了N+的注入层次，从layout上调用的层次看没有多增加HR的掩膜层。请问有人清楚这种工艺原理吗？

maomao198477 · 发表于 2025-4-11 15:14:20

看方块电阻多大？

TCKG · 发表于 2025-4-11 15:17:57

通过引入N+掺杂，改变电阻区域的载流子浓度，从而影响电阻值

[求助] nexchip 55nm工艺