关于design ware的综合时序问题

modoalos · 发表于 2025-4-4 13:41:12

您需要登录才可以下载或查看，没有账号？注册

x

请教下各位大佬，最近在设计里调用了design ware的除法器模块，流水线设置为6，用simc 55nm的工艺库以50mhz的频率进行综合自己的整个设计，结果report_timing时发现最长的路径就是除法器模块，综合出来余量是0。单独综合除法器模块的话，余量有2.7，请问这是为什么？

蕾兹曼 · 发表于 2025-4-11 17:30:01

report_timing -delay max看看看路径？

modoalos · 发表于 2025-4-14 15:53:20

蕾兹曼发表于 2025-4-11 17:30
report_timing -delay max看看看路径？

谢谢大佬，已经解决了

[求助] 关于design ware的综合时序问题