|
|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 fangwang85 于 2025-3-28 18:09 编辑
请教下，tessent flow中我将test_clock定义在了inter pin上，edt_upate , scan_enable也定义在inter pin上。我看工具也能连接上。现在有2个问题：1 .atpg的时候报R14的错误，tracing with the stable_shift simulaiton context from core-level contrl input pin xx/buf/y ,instrument type 'occ' to the top level has failed 2 .工具在test_clock和shift_cauptre_clock加的ICG是用latch和and自己搭的，我已经读入cell_select.mdt ,开了DftSpecification/use_rtl_cells off ,DftSpecification/use_rtl_synchonizer_cell on了。这个咋解呢？谢谢了 |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 