设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 关于veriloga 和dpll的一篇博士学位论文

1 ... 3 4 5 6 789 10 11 12 ... 15 / 15 页下一页

返回列表发新帖

楼主: ohoh

关于veriloga 和dpll的一篇博士学位论文

发表于 2010-5-16 18:41:42 | 显示全部楼层

thanks~

回复支持反对

使用道具举报

发表于 2010-5-16 20:43:28 | 显示全部楼层

不错的一篇论文，好好学习一下！

回复支持反对

使用道具举报

发表于 2010-5-17 00:19:27 | 显示全部楼层

thank you~~~

回复支持反对

使用道具举报

发表于 2010-5-21 03:29:52 | 显示全部楼层

good reference, thanks

回复支持反对

使用道具举报

发表于 2010-7-15 02:06:49 | 显示全部楼层

A Top-Down Verilog-A Design on the Digital Phase-Locked Loop

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-15 02:16:27 | 显示全部楼层

A Top-Down Verilog-A Design on the Digital Phase-Locked Loop

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-15 21:11:38 | 显示全部楼层

看看再说

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-12 21:22:38 | 显示全部楼层

thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-8-12 21:24:19 | 显示全部楼层

太好了，正需要！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-8-17 11:09:22 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 15 / 15 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 07:26 , Processed in 0.018017 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表