AD9144笔记（3）

chop147

由于篇幅有限，接上篇AD9144笔记（2）的内容

l mode2模式下，tx_tdata数据输出格式推测1验证
目标：对tx_tdata进行赋值，赋值能输出一条直线，来验证tx_tdata数据格式推测1是否正确。

预期：DAC输出的波形能输出一条平滑的直线。

过程：

Ø 对tx_tdata进行赋值，代码如下图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø 示波器观察的图像如下所示：

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø 结论：观察示波器的波形，并不是成一条直线状态，因此验证结果，本次验证结果不符合预期。

1.5 mode2模式下同步定位
1.5.1 定位同步
Ø K码同步

        K码同步标志：0x470，哪一条lane同步上，0x470对应哪一bit拉高。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

预期：lane为4，预期结果为 8'h0f

读寄存器结果：如下图所示，0x470=8‘h0f，预期正确。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø 帧同步

帧同步标志：寄存器0x471对应哪1bit拉高表示哪个通道同步成功。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

预期值：lane为4，0x471=8'h0f

读寄存器：读寄存器0x471=8’h0f，结果正确。如下图所示：

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø 校验和同步

校验和同步标志：lane发送的校验和与链路lane的ILAS期间发送的参数匹配，对应的通道就会拉高。

预期：4个通道，0x472=8‘h0F；

读寄存器：读出值为0x472=8’h00，结果错误，如下图所示，

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

1.5.2 参数检查
依次确认DID、BID、LID、SCR、L-1、K-1、M-1、N-1、SUBCLASSV、NP-1、JESDV、S-1、HD。mode2模式参数检查见https://alidocs.dingtalk.com/document/edit?dentryKey=d5ZLVQav9i9Gy8ka# 「MODE2 模式参数检查」。

1.6 MODE2模式下管脚文件

1.6.1 顶层接口
  mdyFmcAd9144 mode2模式项目使用到的所有接口，如下表所示。

信号名	方向	位宽	含义
sys_clk_p	input	1	系统工作时钟200M
sys_clk_n	input	1	系统工作时钟
rst	input	1	系统复位
key	input	4	按键
out_clk	input	1	输出给AD9516芯片时钟
tx_p	output	4	SERDES串行接口
tx_n	output	4	SERDES串行接口
tx_sysref_p	input	1	同步参考时钟
tx_sysref_n	input	1	同步参考时钟
tx_sync_p	input	1	同步指示信号
tx_sync_n	input	1	同步指示信号
tx_ref_clk_p	input	1	参考时钟
tx_ref_clk_n	input	1	参考时钟
ad_9516_cs_n	output	1	AD9516 SPI接口使能信号
ad_9144_cs_n	output	1	AD9144 SPI接口使能信号
spi_sclk	output	1	SPI接口从器件工作时钟
spi_mosi	output	1	FPGA写入从器件数据接口
spi_miso	input	1	FPGA读出从器件数据接口
dac_en_0	output	1	DAC0和DAC1的传输使能
dac_en_1	output	1	DAC2和DAC3的传输使能

1.6.2 管脚文件列表

本工程的管脚文件一共由几个组别的管脚组成，分别为：

a. 系统时钟；

b. 系统复位；

c. 按键组；

d. SERDES串行接口组；

e. 同步信号组；

f. SPI接口信号组；

g. DAC使能组。

信号名与FPGA管脚号及其与之相连的硬件号位如下所示。

信号	FPGA管脚号	MP5620板连接硬件号位	FMC接口编号	AD9144连接号位
系统时钟
sys_clk_p	AE10	SiT9102-200-pin5
sys_clk_p	AF10	SiT9102-200-pin4
复位
rst	R28	ADM706RAR-pin7（U13）
按键
key[0]	N27	Button-KEY4
key[1]	M27	Button-KEY5
key[2]	N29	Button-KEY8
key[3]	N30	Button-KEY9
SERDES串行接口组
tx_p[0]	A4		A30	AD9144-pin38
tx_p[1]	B2		A26	AD9144-pin41
tx_p[2]	C4		A22	AD9144-pin49
tx_p[3]	D2		C2	AD9144-pin52
tx_n[0]	A3		A31	AD9144-pin37
tx_n[1]	B1		A27	AD9144-pin40
tx_n[2]	C3		A23	AD9144-pin48
tx_n[3]	D1		C3	AD9144-pin51
同步信号组
tx_sysref_p	C25		G6	AD9516-pin46
tx_sysref_n	B25		G7	AD9516-pin47
out_clk	L25	SMA-J5		AD9516-1CBZ-pin13AD9516-1CBZ-pin14
tx_ref_clk_p	C8		D4	AD9516-pin35
tx_ref_clk_n	C7		D5	AD9516-pin36
tx_sync_p	D26		D8	AD9144-pin23
tx_sync_n	C26		D9	AD9144-pin24
SPI接口信号组
ad_9516_cs_n	C29		D11	AD9144-pin65
ad_9144_cs_n	F28		H11	AD9516-pin17
spi_sclk	H26		G9	AD9516-pin16AD9144-pin64
spi_mosi	H27		G10	AD9516-pin22AD9144-pin63
spi_miso	G28		H10	AD9144-pin62
DAC使能组
dac_en_0	B27		H13	AD9144-pin11
dac_en_1	A27		H14	AD9144-pin12

1.6.3 管脚硬件连接介绍
Ø 系统时钟

    MP5620板上号位G1 Sit9102-200Mhz管脚4和管脚5跟FPGA BANK33上管脚AE10、AF10分别连接。信号名为sys_clk_p的管脚号为AE10与Sti9102-200Mhz 晶振4号管脚相连，信号名为sys_clk_n的管脚号为AE10与Sti9102-200Mhz 晶振5号管脚相连。表示200M晶振给FPGA提供200Mhz频率的差分时钟。如下俩图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø 系统复位

    MP5620板上号位U13 ADM706RAR管脚7与FPGA BANK14 R28管脚相连。表示U13 ADM706RAR控制着系统复位。如下俩图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø 用户按键组

    MP5620板上号位KEY4、KEY5、KEY8、KEY9分别与FPGA bank15上的N27、M27、N29、N30相连。表示key[3:0]由这四个物理按键控制。如下俩图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø SERDES串行接口组

    MP5620板FPGA BANK 118上4组SERDES接口通过FMC接口与mdyFmcAd9144板上的AD9144芯片对应的SERDES通道相连接。在此介绍一组SEDRES信号连接的过程，信号tx_p[0]、信号tx_n[0]的管脚A4、A3与通过MP5620板和mdyFmcAd9144板的FMC接口传输数据，FMC通道号为A30、A31。mdyFmcAd9144板上FMC接口A30、A31与AD9144引脚38、引脚39相连接。如下三图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

其它三组SERDES信号按同样方法进行排查。在此就不一一叙述。

Ø 同步信号组

同步信号组是由以下这几组信号组成：

a. tx_sysref_p和tx_sysref_n，同步参考时钟；

b. tx_ref_clk_p和tx_ref_clk_n，参考时钟；

c. tx_sync_p，tx_sync_n，同步信号；

d. out_clk，输出给AD951作为AD9516的输入时钟；

tx_sysref_p和tx_sys_ref_n是由AD9516通道7（out7）即45、46号引脚产生的时钟，通过mdyFmcAd9144板上的FMC连接器G6、G7通道与MP5620板FMC连接器相连，然后与FPGA BANK16 C25 B25号引脚相连，如下四图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

tx_ref_clk_p和tx_ref_clk_n是由AD9516产生35、36号引脚产生的时钟通过mdyFmcAd9144板上FMC连接器通道D4、D5与MP5620板FMC相连，然后再与FPGA BANK118上管脚C8、C7相连。如下4图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

同步信号tx_sync_p和tx_sync_n对应FPGA的管脚号为D26、C26，通过MP5620FMC连接器D8、D9通道与mdyFmcAd9144板相连，然后再与AD9144芯片23、24号管脚相连。如下4图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

out_clk是由FPGA L25管脚产生的时钟，通过SMA J5口与mdyFmcAd9144 SMA JP2口输入给AD9516芯片 13、14号引脚。如下三图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

Ø SPI接口信号组

   SPI接口信号组由以下几个信号组成。

a. ad_9144cs_n；

b. ad_9516_cs_n；

c. spi_sclk；

d. spi_mosi；

e. spi_miso

ad_9516_cs对应管脚号为C29，通过FMC接口通道D11与AD9516 引脚17相连，如下4图所示。

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

[backcolor=rgba(0, 0, 0, 0.1)]
[backcolor=rgba(0, 0, 0, 0.1)]

按照同样方法进行排查即可以清晰得看出SPI接口管脚清晰的连接脉络。