在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 325|回复: 2

[求助] 运放输入PMOS对管衬底与源端短接

[复制链接]
发表于 2025-3-7 14:06:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位大佬,如果运放输入PMOS对管衬底与源端短接,会有什么版图上或者寄生上的影响吗?推荐这样短接吗,还是B接AVDD好些、


谢谢大佬!
发表于 2025-3-7 14:30:53 | 显示全部楼层
一般B都是通过兆级电阻接到自己的S, 同时B也有pF级的decouple电容.
好处是能节省出一些headroom, 并且ESD特性好.

不一般的我就不说了, 一般不会遇见.
发表于 2025-3-24 15:02:47 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-4 02:54 , Processed in 0.015901 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表