在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 209|回复: 4

[求助] DEMOS的衬底问题

[复制链接]
发表于 昨天 22:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
     我在使用DEMOS的时候,NDEMOS衬底不是接的VSS,请问它的衬底是不是都是独立的,我把layout调出来,发现它的衬底是一个叫做WP的层


QQ图片20250305224503.png QQ图片20250305224511.png



查询Design rule得知,WP的定义是“: P-Body layer for HV device”,这是不是意味着是和psub隔开的?就是独立的一个衬底吗

发表于 5 小时前 | 显示全部楼层
要看DEMOS的结构,一般如果做在deep-nwell里面就是隔离的,body就可以不接地。一般叫HVBN或者NBL什么的。
发表于 5 小时前 | 显示全部楼层
simc工艺
发表于 4 小时前 | 显示全部楼层
看你这红圈应该不是sub,是bulk。deep-pwell下面有BN,bulk端是可以不接Vss。
发表于 3 小时前 | 显示全部楼层
找器件文件,看器件剖面图,衬底SUB,体区body。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-6 14:11 , Processed in 0.019589 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表