请教DRC的问题

jeromescx · 发表于 3 小时前

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近设计一个cppll,刚画版图就碰到了一个问题，显示floating gate is prohibited，但我感觉栅端也连上了，pin和label也放了，实在看不出问题出哪了

file:///C:/Users/scx/Desktop/floatgate.png

acrofoxAgain · 发表于 2 小时前

从解释来看，应该是可以忽略，在TOP CELL检查时不报错就行了。因为你这是一个单元，还没有PAD。

飞翔的鸟 · 发表于 2 小时前

这个DRC写的还是比较全面的，你这种情况属于GATE poly没有连接CT，虽然是单元，但是你可以把打开mos的gate connect选项，这样有了CT、M1，如果再有打label，那就肯定没问题了

GoingtoStudy · 发表于 2 小时前

这个floating是指他没有接上从源漏出来的实际信号。
从这个版图来看，他其实只是通过CT接了根M1（虽然你打上PIN了），并没有接到实际的信号上。这个一般需要在TOP的层次来修正，底层可以不管

[求助] 请教DRC的问题