PnR之后的电路导入到Virtuoso中过不了LVS

nuobeierjiang · 发表于前天 11:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教各位前辈，如题。做好PnR的layout，在innovus里面connectivity还有DRC都没问题。但是导入到virtuoso里面之后LVS通过不了。已经改了VSS VDD，还有一些总线的名字。报错中包含一些incorrect net, incorrect ports, incorrect instances, property error还有unmatched objects的问题。请问是LVS设置的问题吗？

nuobeierjiang · 发表于前天 17:06

补充一下:layout 是innovus里面保存gds再导入virtuoso的，netlist也是从innovus里面保存再导入cadence的。刚才发现对同一个instance，两个文件命名不一样，导致lvs出现问题，请问有前辈遇到过这样的问题吗？谢谢

karenmengmeng · 发表于前天 20:29

是大小写的问题吗？是的话修改这三行，打开注释

ygssion · 发表于昨天 17:48

同样遇到问题,主要是layout上有的器件,网表里面缺少

[求助] PnR之后的电路导入到Virtuoso中过不了LVS

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2