栅压自举开关有效位上不去了

HK190

佬们，做了一个栅压自举开关，使用下级板采样，用的差分，图片展示了一端，下级板采样的两个开关换成mos，有效位就上不去了，有大佬有啥办法吗

烧饼

全理想上不去考虑是不是仿真器偷懒了，步长精度都设置的小一点

HK190

烧饼 发表于 2025-2-21 17:16
全理想上不去考虑是不是仿真器偷懒了，步长精度都设置的小一点

大佬好，仿真精度现在比tran noise还要小了

烧饼

HK190 发表于 2025-3-1 17:34
大佬好，仿真精度现在比tran noise还要小了

先确定下是开关导通电阻不够还是电荷注入、馈通的影响。采样阶段做个FFT看看精度够不够，如果不够是不是可以看作Ron太大；反之就是电荷注入和馈通的影响，调整先断开开关的尺寸，尽可能减小。
如果调节之后，采样阶段和保持阶段精度不能同时保证，再从其他电容上入手，比如减小输入端开关的Cgd，增加boost电容，调整采样电容，甚至采样时候后面OTA的复位方式都会有影响。
可以把主要的几个电容查看一下，然后手算模拟一下馈通和注入，计算采样电容上的电压变化，然后和输入信号幅度做个对比，挖深点就得推到谐波公式了，我一般就纯调，个人见解，做个参考~

zt_ic222

仿真bootstrap的时候也用差分来求精度，应该会提高不少

HK190

烧饼 发表于 2025-3-3 16:44
先确定下是开关导通电阻不够还是电荷注入、馈通的影响。采样阶段做个FFT看看精度够不够，如果不够是不是 ...

谢谢大佬，我现在做的是带有采样和保持相位的FFT，之前做过使用vdd自举，只有采样的fft，这个enob是达到的
Ron是使用芯片手册的数据，知道电阻值，仿真了一下管子的W
电荷注入，时钟馈通对于下极板采样影响会很大吗，我现在只有自举开关，其他什么电路都没有，采样电容值和电阻值都是确定好的了

烧饼

HK190 发表于 2025-3-6 20:45
谢谢大佬，我现在做的是带有采样和保持相位的FFT，之前做过使用vdd自举，只有采样的fft，这个enob是达到 ...

看你需要多大的ENOB了，采样相ENOB够，保持相差一般是不需要很大的开关尺寸了，另外，楼上说的对，你得做个差分才行，还要注意开关断开先后的问题。看你的开关也是热阱，按理说ENOB好做。

HK190

烧饼 发表于 2025-3-7 15:03
看你需要多大的ENOB了，采样相ENOB够，保持相差一般是不需要很大的开关尺寸了，另外，楼上说的对，你得做 ...

又搞了一段时间，就是图片最右下角的理想开关，换成传输门之后thd和snr都下降，尝试修改w，遇到了瓶颈，性能无法提升，理想开关在20bit，换到传输门最好16bit多，我还想再提升下，目前没有思考到解决办法

HK190

烧饼 发表于 2025-3-7 15:03
看你需要多大的ENOB了，采样相ENOB够，保持相差一般是不需要很大的开关尺寸了，另外，楼上说的对，你得做 ...

大佬好，我重新读了下您之前说的，测了一下采样的FFT
时序是：采样相电容下极板先断，然后采样MOS断，最后，电容上级板保持打开
我的FFT做在采样MOS刚刚断开，保持还未打开的时候，也就是采样刚结束，三个开关都是断开的状态
这时的FFT结果显示，性能差到家了，时域波形显示，大概是电荷注入和时钟馈通都有影响

烧饼

HK190 发表于 2025-3-17 22:27
又搞了一段时间，就是图片最右下角的理想开关，换成传输门之后thd和snr都下降，尝试修改w，遇到了瓶颈， ...

我没做过16bit+的，不过个人觉得这要求下，噪声可能已经超过精度需求，不加Noise仿真出的采样精度好像不重要了，除噪声的方案更重要