SDM环路的延时问题

liudoujiang · 发表于前天 11:38

小弟最近在做一个二阶的DT-SDM，想在第一级积分器中使用左图CDS结构来消除运放offset

遇到的问题如右图所示，使用CDS会让积分器输出在φ1状态清零，如图中红色信号所示。黄色信号是传统结构的积分器输出，φ1状态会维持前一状态。想请教各位大佬：
1. 第一级积分器输出延时半个周期后，第二级积分器在φ1采样第一级输出，量化器在φ2工作;第一级积分器直接在在φ2采样，量化器在φ1工作.这两种思路哪个正确？
2. DT-SDM环路中插入延时环路有什么影响，NTF会改变吗？

登录/注册后可看大图

liudoujiang · 发表于前天 14:20

[求助] SDM环路的延时问题

站长推荐 /2