signal em issue

gap123 · 发表于 2025-2-19 10:19:15

您需要登录才可以下载或查看，没有账号？注册

x

em大面积出现在clock net上的原因是啥吗？violation net的频率都在1.5G，violation net的fanout大约在30多一点（fanout都是ICG cell，驱动都在D4左右）

登录/注册后可看大图

sunhongwei · 发表于 2025-2-19 15:39:02

可能是fanout太多了吧

dingyisuper1 · 发表于 2025-2-19 16:59:44

或者是cell太集中？插眼等更新

gap123 · 发表于 2025-3-26 14:29:17

@sunhongwei，感谢大哥的回复。时间有点久了，现在close这个话题

Cribug2022 · 发表于 2025-4-1 14:34:34

怎么解决的

zhaozhety · 发表于 2025-4-1 16:18:11

长直导线太长，打断或者用折线

gap123 · 发表于 2025-4-3 11:35:07

Cribug2022 发表于 2025-4-1 14:34
怎么解决的

解fanout真实有效，就是有点影响clock tree的时序。需要再修一轮eco

gap123 · 发表于 2025-4-3 11:39:23

zhaozhety 发表于 2025-4-1 16:18
长直导线太长，打断或者用折线

load 分布距离driver都挺近的，net 单个分支的长度也不超过100um，分析原因还是driver 是个大buff 驱动且loads 过大，导致电流密度较大。降低fanout后，这条net的vio就消失了

[求助] signal em issue