在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 318|回复: 3

[求助] FPGA计算核与查表匹配问题

[复制链接]
发表于 2025-2-11 11:07:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 HardLife 于 2025-2-11 11:09 编辑

有许多个计算核(假设100个),每个计算核相同且都需要用到同样的查找表,表的深度还挺大(比如深度10240,位宽32),且计算核需要用到的查表的速率是3/4/5个时钟周期一次,该怎么设计查找表与计算核的对应关系,使其时钟频率和资源能够更优。

发表于 2025-2-12 01:12:07 | 显示全部楼层
mark,我也有这个疑问
发表于 2025-2-12 09:35:53 | 显示全部楼层
前面使用仲裁,后面使用16384*32/8192*64/4096*128,双口ram,(uram),分成两路查找;或者用两个查找表,可以有四路;仲裁、uram读,返回值,三个周期;
发表于 2025-2-13 16:23:40 | 显示全部楼层
对于数量庞大的查找表,单个最终结果消耗资源巨大,可采取分层,在层间二次或多次运算,达到减少查找表资源占用。层间可以使用多个尺寸较小的查找表。用计算替代存储或用存储替代计算,以达到最终的资源优化。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-28 06:11 , Processed in 0.015398 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表