怎么降低欠压保护电路的温漂

初衷模样 · 发表于 2025-2-8 17:04:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

目前在调的一个UVLO电路采用的是用MOS管VTH和分压电阻串对电源电压采样，但是MOS的VTH受工艺角和温度影响较大，导致采样之后UVLO的阈值差了很多，想问大佬们有没有什么结构可以减小这种影响，或者其他的采样方法。

castrader · 发表于 2025-2-8 17:21:27

你的MOS是为了隔离高压而使用的吧？如果欠压阈值明显低于普通器件耐压水平的话，MOS管应该导通电阻很小才对。那就是你的欠压阈值本身就在普通器件耐压水平附近，这样除了加大MOS尺寸，还有个办法就是把这个管子放在隔离电阻串与后续比较器的gate之间，只要保护了后面的gate就行。当然，最下面这个MOS就得用LDMOS了。

初衷模样 · 发表于 2025-2-8 17:35:54

castrader 发表于 2025-2-8 17:21
你的MOS是为了隔离高压而使用的吧？如果欠压阈值明显低于普通器件耐压水平的话，MOS管应该导通电阻很小才对 ...

谢谢您，MOS是为了隔离高压的，因为电源电压VIN最大是20V的，这个电路的欠压阈值要设计到2.5几V，其实是小于管子的耐压的，就是这个采样电压仿conner的时候太分散了，导致某些工艺角最大的欠压阈值是2.9V，但是芯片我们要做到工作电压最小是2.7V，所以芯片在VIN是2.7V的时候某些工艺角下就不能工作了。我试一下您说的把管子放在电阻和gate中间

初衷模样 · 发表于 2025-2-8 17:55:36

castrader 发表于 2025-2-8 17:21
你的MOS是为了隔离高压而使用的吧？如果欠压阈值明显低于普通器件耐压水平的话，MOS管应该导通电阻很小才对 ...

但是接在中间的话，还是会受MOS管VTH影响，conner还是会分散吧

mi_hua · 发表于 2025-2-8 18:34:52

为什么不直接用一排大电阻电阻分压采样来呢控制在最大电源电压时电阻分压也不会超过管子耐压就行了，确保万一也可以在分压点放一个zddio管，也跟隔离管差不多大

[求助] 怎么降低欠压保护电路的温漂

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2