求一个简单的IREF电路

RF小白 · 发表于 2025-2-2 14:30:44

您需要登录才可以下载或查看，没有账号？注册

x

需要一个电流基准源，10uA，要做到全片内的，不可以用片外理想电阻。求助，能够提供一些思想或者电路简图即可。

RF小白 · 发表于 2025-2-2 14:32:11

我的上一个帖子里有cadence pz仿真失败的解决方案，各位看完后能提供一下10uA电流源的方案就好了。

wangjius · 发表于 2025-2-2 16:51:24

书上的不满足需求吗？

RF小白 · 发表于 2025-2-2 18:35:28

wangjius 发表于 2025-2-2 16:51
书上的不满足需求吗？

哪本书?我不清楚,能发个图来吗?thanks

Vawell · 发表于 2025-2-2 23:23:13

ptat+ctat电流产生吧，trim后精度应该在5%以内

登录/注册后可看大图

RF小白 · 发表于 2025-2-5 10:10:30

Vawell 发表于 2025-2-2 23:23
ptat+ctat电流产生吧，trim后精度应该在5%以内

这个我会做，温漂抑制还是挺好的但是corner下漂得很多，ss和ff的电流差值几乎是tt的一倍，请问怎么解决这个问题啊？

Vawell · 发表于 2025-2-5 19:31:21

RF小白发表于 2025-2-5 10:10
这个我会做，温漂抑制还是挺好的但是corner下漂得很多，ss和ff的电流差值几乎是tt的一倍，请问怎么解决这 ...

trim啊，只要process corner能trim掉temp+voltage影响在±2%内

demonhunter · 发表于 2025-2-6 10:09:53

带隙基准电压流过零温度系数电阻。电阻肯定要修调。

RF小白 · 发表于 2025-2-6 17:35:08

Vawell 发表于 2025-2-5 19:31
trim啊，只要process corner能trim掉temp+voltage影响在±2%内

是不是这样，我在设计时只需要考虑温漂，至于corner带来的影响，是根据流出来的chip情况进行修正的。也就是说，无法通过一个片内电阻一次性实现所有corner下的基准。

Vawell · 发表于 2025-2-6 18:29:16

RF小白发表于 2025-2-6 17:35
是不是这样，我在设计时只需要考虑温漂，至于corner带来的影响，是根据流出来的chip情况进行修正的。也就 ...

是的，只需要考虑温度和电压的影响。process corner只要设计恰当是可以通过trim干掉的

[求助] 求一个简单的IREF电路