ATE test对scan无关port的处理？

jinfeier

无夕之风 发表于 2025-1-21 14:39
我刚才屏蔽了与scan无关的管教，但是现在FPGA测试给scan信号同样的激励，为什么板子输出的和仿真不一致呢 ...

佬，我现在也在做fpga测试scan，我们数模混合电路，模拟顶层，那么与scan无关的引脚我在板子上需要处理嘛？  

另外，tmax单独跑数字模块的pattern时，对func端口也没有处理，这样有问题嘛？谢谢

hzyf

jinfeier 发表于 2025-2-14 14:14
大佬，这个问题疑问了好久，我们是模拟顶层，我只能仿真digital，那么数模混合中连接的func 端口我怎么在 ...

我的办法是在模拟顶层仿真，在进入scanmode的时候，查看digital input的所有端口的状态，固定0或者1的就设置固定的0或者1，如果在toggle的信号就设置成X，这些设置都是在tmax中设置

jinfeier

hzyf 发表于 2025-2-17 09:26
我的办法是在模拟顶层仿真，在进入scanmode的时候，查看digital input的所有端口的状态，固定0或者1的就 ...

所以得顶层仿真进入scan mode时，数模接口的状态哈；得出input状态后，用add_pi_constraint约束对应端口就好了嘛？

我之前做一个小项目，scan相关端口单独引出去的，在测试时只对scan引脚加激励，数模接口没管，还是测出scan_out，一直不能理解这个机理；

hzyf

jinfeier 发表于 2025-2-17 09:44
所以得顶层仿真进入scan mode时，数模接口的状态哈；得出input状态后，用add_pi_constraint约束对应端口 ...

1. 是的
2. 我的想法是其他的输入会影响scan_out，所以要constrain这些input

jinfeier

hzyf 发表于 2025-2-17 10:41
1. 是的
2. 我的想法是其他的输入会影响scan_out，所以要constrain这些input

我有个疑问哈，假如进入scan_mode时，我约束对应input端口为固定值，那么capture阶段时，每个pattern的pi值不是不同的嘛？（我下面输出pattern时，对与数模接口func相关信号不作约束）这个有矛盾的嘛？

Holtek12

這確實矛盾，tool 在產生 pattern 時認為所有 input 都是可控，包含來自 analog 的輸入，但實際情況不是。

Holtek12

add_pi_constraints x，這會降低一點 fault coverage，但這是合理的，它們原本就不可控。