设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS Analog Layout Design and Verification

12 / 2 页下一页

发新帖

查看: 766|回复: 17

[资料] CMOS Analog Layout Design and Verification

发表于 2025-1-15 15:31:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

CMOS Analog Integrated Circuit Layout Design and Verification Based on Cadence IC 617

CMOS Analog Integrated Circuit Layout Design and Verification Based on Cadence IC 617.pdf

17.52 MB, 下载次数: 60 , 下载积分: 资产 -6 信元, 下载支出 6 信元

8

回复

发表于 2025-1-15 16:07:57 | 显示全部楼层

谢谢分享

回复支持反对

楼主| 发表于 2025-1-15 16:09:18 | 显示全部楼层

These are some interesting studies

A predictive PDK for the 5 nm node.pdf

9.46 MB, 下载次数: 5 , 下载积分: 资产 -4 信元, 下载支出 4 信元

A_Charge-Domain_4T2C_eDRAM_Compute-in-Memory_Macro_With_Enhanced_Variation_Toler.pdf

5.57 MB, 下载次数: 3 , 下载积分: 资产 -3 信元, 下载支出 3 信元

Calibre_rule.pdf

1.65 MB, 下载次数: 4 , 下载积分: 资产 -2 信元, 下载支出 2 信元

21.7 MB, 下载次数: 6 , 下载积分: 资产 -7 信元, 下载支出 7 信元

Multisource_and_Battery-Free_Energy_Harvesting_Architecture_for_Aeronautics_Appl.pdf

1.1 MB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

发表于 2025-1-15 16:44:23 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2025-1-15 19:52:03 | 显示全部楼层

kdsanfkdsnf

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2025-1-16 15:12:46 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2025-1-19 13:24:36 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

最咸的咸鱼

发表于 2025-1-20 19:05:09 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2025-1-20 22:00:47 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2025-1-20 22:49:31 来自手机 | 显示全部楼层

看看了谢谢

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-28 11:32 , Processed in 0.026255 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表