在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3457|回复: 37

[资料] CMOS Analog Layout Design and Verification

[复制链接]
发表于 2025-1-15 15:31:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
CMOS Analog Integrated Circuit Layout Design and Verification Based on Cadence IC 617

CMOS Analog Integrated Circuit Layout Design and Verification Based on Cadence IC 617.pdf

17.52 MB, 下载次数: 268 , 下载积分: 资产 -6 信元, 下载支出 6 信元

8

发表于 2025-1-15 16:07:57 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

 楼主| 发表于 2025-1-15 16:09:18 | 显示全部楼层
These are some interesting studies

A predictive PDK for the 5 nm node.pdf

9.46 MB, 下载次数: 22 , 下载积分: 资产 -4 信元, 下载支出 4 信元

A_Charge-Domain_4T2C_eDRAM_Compute-in-Memory_Macro_With_Enhanced_Variation_Toler.pdf

5.57 MB, 下载次数: 13 , 下载积分: 资产 -3 信元, 下载支出 3 信元

Calibre_rule.pdf

1.65 MB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Layout.pdf

21.7 MB, 下载次数: 36 , 下载积分: 资产 -7 信元, 下载支出 7 信元

Multisource_and_Battery-Free_Energy_Harvesting_Architecture_for_Aeronautics_Appl.pdf

1.1 MB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复 支持 反对

使用道具 举报

发表于 2025-1-15 16:44:23 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2025-1-15 19:52:03 | 显示全部楼层
kdsanfkdsnf
回复 支持 反对

使用道具 举报

发表于 2025-1-16 15:12:46 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2025-1-19 13:24:36 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2025-1-20 19:05:09 | 显示全部楼层
看看
回复 支持 反对

使用道具 举报

发表于 2025-1-20 22:00:47 | 显示全部楼层
谢谢
回复 支持 反对

使用道具 举报

发表于 2025-1-20 22:49:31 来自手机 | 显示全部楼层
看看了谢谢
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 14:33 , Processed in 0.021472 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表