提问！版图dummy问题

fcxlzh

如图，我用smic PDK画了一个级联的lna版图。但是检查drc的时候报了如下的错误。

很多都是density的问题，需要添加dummy。
因为是第一次用cmos的PDK，所以有以下疑问：
1.AA报错显示Space between (AA or AADUM) is <= 10
DRC check maximum STI width.
DRC dont check: chip corner DUMBA region as defined in rule CORN.2 if seal ring is added by SMIC.
我是否需要在整个电路上覆盖一层DUMBA？

2.check corn_2显示For the chips needs SMIC mask shop insert dummy and seal ring, the corner area A(see this section figure) should be covered with (DUMBA, DUMBP, DUMBM).我目前没有添加sealring是不是就不用覆盖这三个层？

3.关于indmy
smic要求indmy距离电感15um，但是我有的接线离得很近，15um的话会包括其他部分（例如部分电容、接地边界等）。这样就会报错。这个报错我是否不用理会？

4.Maximum M1 area of merged low density windows must follow item (1) and (2).
The definition of low density window: window size 10um*10um, step size: 5um, density <1%
(1) Maximum area of merged low density window <= 6500um2, except merged low density windows width <= 30um.
(2) Maximum area of merged low density window <= 18500um2.
这个意思是我的M1面积不足1%需要补是吗？我的面积是400*750=30w um2也就是说M1需要满足3000um2？

土肥圆的Alice

TOP再去考虑密度问题

GoingtoStudy

Corn和TM的忽略，Density忽略

fcxlzh

土肥圆的Alice 发表于 2025-1-15 11:30
TOP再去考虑密度问题

我目前已经是电路的top了，因为是RF高频电路所以害怕dummy对电路有影响。
还是说您说的是指整个流片的die吗？

fcxlzh

GoingtoStudy 发表于 2025-1-15 11:52
Corn和TM的忽略，Density忽略

那感觉就没啦

GoingtoStudy

fcxlzh 发表于 2025-1-15 11:55
那感觉就没啦

你这个是chip的版图还是IP的TOP?射频的我不是很了解，敏感信号要和后端提需求的，如果担心自动撒dummy有问题可以自己手动加

522526tl

fcxlzh 发表于 2025-1-15 11:52
我目前已经是电路的top了，因为是RF高频电路所以害怕dummy对电路有影响。
还是说您说的是指整个流片的die ...

高频电路首先考虑性能影响，然后再考虑density，最后实在不够看看可不可以waive，因为我们做射频的一些电感占面积很大，周围都有dummy避空区域，最后这一部分density基本都是waive

fcxlzh

GoingtoStudy 发表于 2025-1-15 11:59
你这个是chip的版图还是IP的TOP?射频的我不是很了解，敏感信号要和后端提需求的，如果担心自动撒dummy有 ...

IP的TOP，单个模块电路

fcxlzh

522526tl 发表于 2025-1-15 12:01
高频电路首先考虑性能影响，然后再考虑density，最后实在不够看看可不可以waive，因为我们做射频的一些电 ...

对，所以涉及到一些画indmy标识区就会遇到问题，因为我的一些接线会很近……按DR画了之后会囊括部分其他器件导致报错