DLL noise仿真奇怪的峰值？

fengxuang

我用intel16设计了个DLL用于倍频，输入2G，延时后xor输出4G和8G。tran仿真正常，加上trannoise仿真似乎没任何区别，就开始考虑PSS+PNOSIE仿真，在仿真nosie时，输出delay信号以及4G信号的noise，在10G和100G处有非常奇怪的峰值，想跟大家讨论下可能是什么原因。
DLL是拉扎维书里很经典的结构，分别将输入2G的clk_in和90度相位的信号做xor就是4GHz，8G就是两个4G的xor。

                               
登录/注册后可看大图

因为是hspice的环境，没法用PSS+Pnoise，这里在hspice里我用了Shooting Newton Analyses，SN+SNNOISE，设置如下，vCLK是理想始终输入，freq 2G

.sn tone='freq' nharms=100 trinit='td+100*period' numperout=300
.snnoise v(clk_out) vCLK dec 100 1e3 1e11 [0,1]
.PRINT snnoise onoise
.probe snnoise onoise

输出结果是下面两张图，noise部分只能提供onoise，单位是V/sqrtHz，在10G和100G有非常奇怪的峰值，转换到相位噪声dBc/Hz是最后一张图。计算jitter的方式是根据phase nosie积分再开根号除以频率，由于phase noise中峰值的存在，如果统计2G以上的部分，jitter会非常夸张。
之前本人没做过pll/dll，所以有的地方可能存在设置错误，如果有奇怪的地方，欢迎指出。
Hint: 由于DLL中没有振荡器，无法使用hspice自带的phasenoise来measure jitter，所以只能手算。也有一个网站可以根据简易的phase noise图，计算jitter，这是网站：
https://markimicrowave.com/techn ... -jitter-calculator/

                               
登录/注册后可看大图

                               
登录/注册后可看大图

转换后的相位噪声，噪声下降的速率是1/f，似乎完全是1/f造成的，跟pll很不一样？

                               
登录/注册后可看大图

fengxuang

顶顶顶