在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 232|回复: 4

[求助] tsmc28nm工艺DRC SSD.DN.1问题

[复制链接]
发表于 2024-12-24 20:24:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图

                               
登录/注册后可看大图
求助这个DRC密度问题是什么意思,一般要怎么解决,PDK里面说是decap不能给太多?
发表于 2024-12-25 15:57:51 | 显示全部楼层
模块不大的话先不用管,等到top上再去分析,如果shitop的话decap重新分配或者使用tsmc的脚本撒decap
发表于 2024-12-25 15:59:14 | 显示全部楼层
模块级的话先不用管这种DRC,等到TOP再去处理这个DRC,处理办法大概是重新分配DCAP位置或者使用TSMC的脚本撒DCAP
 楼主| 发表于 2024-12-26 11:51:14 | 显示全部楼层


本征半导体 发表于 2024-12-25 15:59
模块级的话先不用管这种DRC,等到TOP再去处理这个DRC,处理办法大概是重新分配DCAP位置或者使用TSMC的脚本 ...


请问T的脚本怎么撒decap呢?是不是用IO N管的做decap铺得太多导致密度过不了的,我试了一下加Nwell PP层再加OD层会增加这个密度

点评

对是过多了  发表于 2024-12-26 17:38
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 10:03 , Processed in 0.030409 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表