设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › smic40中的DNW res是什么层
返回列表 发新帖
查看: 195|回复: 5

[原创] smic40中的DNW res是什么层

[复制链接]
Annie_kyohou
发表于 前天 17:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
smic40中的DNW res是什么层？为什么不盖它会出LVS问题？现在主要的问题是它的purpose是res，其中的res又是什么的简称吗？
回复

举报

522526tl
发表于 昨天 09:45 | 显示全部楼层
resistor?
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

Annie_kyohou
 楼主| 发表于 昨天 09:55 | 显示全部楼层


522526tl 发表于 2024-12-25 09:45
resistor?


它是盖在DNW NMOS上的哦
回复 支持 反对

举报

bing_bing
发表于 昨天 10:11 | 显示全部楼层
rule里面的解释是：LVS six terminal DNW MOS
回复 支持 反对

举报

速写IC
发表于 昨天 14:05 | 显示全部楼层
工艺问题，我的理解是DNW识别层，设计规则应该有说
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

本征半导体
发表于 昨天 16:05 | 显示全部楼层
井电阻，deep nwell resistor
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 03:00 , Processed in 0.017216 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表