东部高压BCD,ERC问题

layout——me · 发表于 2024-12-23 11:19:44

您需要登录才可以下载或查看，没有账号？注册

x

如下

layout——me · 发表于 2024-12-23 11:21:46

图片

layout——me · 发表于 2024-12-23 11:22:55

这个问题是否可以waive掉呢

wang.bin · 发表于 2024-12-23 11:39:19

是自己没接信号还是器件自己本身的问题啊？

layout——me · 发表于 2024-12-23 13:39:36

wang.bin 发表于 2024-12-23 11:39
是自己没接信号还是器件自己本身的问题啊？

接了的，top的lvs是过了的

layout——me · 发表于 2024-12-23 13:42:18

wang.bin 发表于 2024-12-23 11:39
是自己没接信号还是器件自己本身的问题啊？

我自己也做了一个单独的验证，跑单个器件，然后也会有浮空的n/pact，就是不敢确认是不是有风险，我看其他的帖子上说这个问题是需要解决的。

Visen_Chiang · 发表于 2024-12-23 14:18:28

AA dummyfiller之外的NAA，如果没有和打上label的net有连接关系的话，就抓出来。可以研究一下rule中定义的连接关系，然后辨别一下pdk自身是否存在预留的可以通过连接方式给NAA接电位的地方(比如TAP是否生成完整)。

layout——me · 发表于 2024-12-23 14:25:32

Visen_Chiang 发表于 2024-12-23 14:18
AA dummyfiller之外的NAA，如果没有和打上label的net有连接关系的话，就抓出来。可以研究一下rule中定义的 ...

感谢，我可以去试试

omityoung · 发表于 2024-12-23 14:30:10

lvs没有问题，并且已经接了， ERC不用担心，这种是rule里pathchk无法检查LDMOS的通路。误识别成float的

layout——me · 发表于 2024-12-23 14:46:03

omityoung 发表于 2024-12-23 14:30
lvs没有问题，并且已经接了， ERC不用担心，这种是rule里pathchk无法检查LDMOS的通路。误识别成float的 ...

好的，感谢，我去看看rule里面的定义，确认一下

[求助] 东部高压BCD,ERC问题