virtuoso flatten 后 连接了VDD VSS的 mos管 信号端变成了VDD或者VSS

chaihanlin

virtuoso layout flatten 后 连接了电源的mos管 ，他们的源和漏极的有源层netname都变成了VDD或者VSS 这该如何解决

2369240110

按q重新命名就行，flatten之后，尽量不要连线接到已命名的线或端口上

本征半导体

如果还存在pcell的话可以重新binding，如果不存在pcell的话建议是在connectivity里面直接关掉net information，影响你判断。

chaihanlin

本征半导体 发表于 2024-12-19 11:12
如果还存在pcell的话可以重新binding，如果不存在pcell的话建议是在connectivity里面直接关掉net informati ...

没有pcell，我在connectivity没有找到相应的命令，麻烦再指一下路谢谢

现在有源层上有很多MARK ， 我选择Verify Markers Delete ALL 能够一时的清理掉这些有源层上的闪烁的XX ，但是一使用画线，尺子之类的又会重新出现，太烦了。

本征半导体

chaihanlin 发表于 2024-12-27 14:18
没有pcell，我在connectivity没有找到相应的命令，麻烦再指一下路谢谢

现在有源层上有很多MARK ，  ...

有个解除电路关系的是在connectivityli里，你要是想关掉提示信息有个更简单的办法在option里面Net Name Display Option里面选择关掉。