tetramax出patten之压缩逻辑

jinfeier

现在有一个design,反向电路看逻辑如下所示，两条链的输出scan_out是同一个，这种结构在tetramax如何设置算整个design的覆盖率呢。由于项目是反向电路，相当于只有一个网表，是否需要在spf定义下呢？求助大佬给个思路。

elone

你反向的电路怎么做SCAN？ 你有原始的pattern？

jinfeier

elone 发表于 2024-12-17 16:12
你反向的电路怎么做SCAN？ 你有原始的pattern？

反向电路中已经有scan逻辑了，网表相当于apr后的网表，现在就是根据它的结构，看怎么生成pattern

elone

jinfeier 发表于 2024-12-17 16:18
反向电路中已经有scan逻辑了，网表相当于apr后的网表，现在就是根据它的结构，看怎么生成pattern ...

反向的网表电路，如果你有原始对应单元库，否则不可能直接用。如果有标准单元库，理论上能写除出来的对应SPF就行

jinfeier

elone 发表于 2024-12-18 08:23
反向的网表电路，如果你有原始对应单元库，否则不可能直接用。如果有标准单元库，理论上能写除出来的对应 ...

对的，就是不知道spf如何描述这种压缩逻辑。大佬有什么见解嘛

elone

jinfeier 发表于 2024-12-18 09:11
对的，就是不知道spf如何描述这种压缩逻辑。大佬有什么见解嘛

我自己的做法是把dft逻辑和时钟树全部摘干净，重走仿真/综合/DFT/APR流程

elone

jinfeier 发表于 2024-12-18 09:11
对的，就是不知道spf如何描述这种压缩逻辑。大佬有什么见解嘛

或者你自己写个假的简单设计，有对应的ports，然后做一个1：2压缩的dft再写SPF出来。参考着改呗

jinfeier

elone 发表于 2024-12-18 09:26
我自己的做法是把dft逻辑和时钟树全部摘干净，重走仿真/综合/DFT/APR流程

一开始思路，我也尝试把dft逻辑删除，重新正向做。但func有问题，大佬您是用什么工具摘出dft和时钟树逻辑呢？大概思路是？

jinfeier

elone 发表于 2024-12-18 09:32
或者你自己写个假的简单设计，有对应的ports，然后做一个1：2压缩的dft再写SPF出来。参考着改呗
...

压缩逻辑我第一次接触，比如这种结构1:2是什么压缩比嘛，2个输入，1个输出，这种结构有什么优势，为啥不用两个输出port做呢？

elone

jinfeier 发表于 2024-12-18 10:11
一开始思路，我也尝试把dft逻辑删除，重新正向做。但func有问题，大佬您是用什么工具摘出dft和时钟树逻辑 ...

就是用c家的电路图工具手工删，确实会出错，debug很费劲。