在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: allentel

台湾辅仁大学_黄弘一layout课件

[复制链接]
发表于 2011-5-5 06:32:03 | 显示全部楼层
回复 383# fhchen2002

Description about the archive

Five-part .rar archive of lecture notes of 黃弘一 with 18 PDF files

Chapter 01 CMOS Processing Flow
Chapter 02 Layout Design Rules
Chapter 03 Analog Layout Consideration
Chapter 04 Layout of MOS Transistor
Chapter 05 Layout of Bipolar Transistor
Chapter 06 Layout of Resistor
Chapter 07 Layout of Capacitor
Chapter 08 Layout of Inductor
Chapter 09 Latch-up
Chapter 10 ESD
Chapter 11 Analog Cells / Macros Layout
Chapter 12 Power Distribution and Signal Integrity
Chapter 13 Floor Planning of Mixed-Signal IC
Chapter 14 Noise Sources of Mixed-Signal IC
Chapter 15 Noise Analysis of Mixed-Signal IC
Chapter 16 Noise Reduction Techniques of Mixed-Signal IC
FLOW Processing
Inductor
发表于 2011-5-5 17:09:57 | 显示全部楼层
ddddddddddddddddddd
发表于 2011-5-5 17:11:54 | 显示全部楼层
要学习一下前沿的东西,感谢!
发表于 2011-5-5 22:16:57 | 显示全部楼层
感謝樓主分享,謝謝!!
发表于 2011-5-9 11:17:53 | 显示全部楼层
不错的资料,指的下载!!!
发表于 2011-5-9 11:30:28 | 显示全部楼层
哈哈哈,有了这个资料省事多了!!!
发表于 2011-5-9 11:38:38 | 显示全部楼层
下载了,看了,出来赞两句!!
发表于 2011-5-10 19:35:41 | 显示全部楼层
谢谢分享,正需要呢
发表于 2011-5-14 17:42:28 | 显示全部楼层
黃弘一老師現在應該在台北大學
发表于 2011-5-14 20:32:12 | 显示全部楼层
thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 09:26 , Processed in 0.021300 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表