在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 188|回复: 2

[求助] 带开关电容共模反馈的全差分运放该如何仿真稳定性

[复制链接]
发表于 前天 17:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
下图是B站nksunmoon老师 在“开关电容共模反馈”视频中提到的一种运放结构。
其中Vcm是理想输出共模电压,Vbn1是理想尾电流源的偏置电压。

1

1



我看了一些论坛上关于开关电容共模反馈的帖子,在对这种结构的电路做仿真时一般需要用到pss+pac仿真方法。
但关于pstb方法的内容很少。
我参考了这篇帖子
https://bbs.eetop.cn/thread-920241-1-3.html


文章中关于cmdmprobe是这样加的

2

2



于是我也在全差分的输出端插入cmdmprobe,如下图

3

3

两相非交叠时钟的周期都是1us,pstb得到的结果是这样的:

4

4


pac仿真的结果如下:

5

5


目前也不清楚仿真结果准确性如何。
我的问题是:
这种结构电路的性能应该如何去分析?比如仿真运放开环增益时,仿真电路应该如何搭建?
因为这个运放的尾电流源是依靠共模反馈给的,如果仿真开环增益,共模反馈环路是应该直接去掉,然后直接给尾电流源一个固定偏置吗?
关于这类运放的仿真确实了解不多,希望大家不吝赐教。
也希望大家能够分享一些参考资料推荐推荐。
谢谢!

发表于 前天 19:31 | 显示全部楼层
利用VCVS啦,靓仔
 楼主| 发表于 昨天 11:15 | 显示全部楼层


谢谢老哥!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 06:16 , Processed in 0.015981 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表