模拟前端中ADC的问题

c1pt

各位大佬们好，目前项目需要一个12bit 500k采样速率的SAR ADC，用在一个模拟前端中，但是在此之前本人没有项目经验，只是搭建过10bit的SAR ADC。因此有一些问题想请教一下。
1.在模拟前端中，ADC前面的信号是一个单端信号，因此需要一个单端转差分电路，目前想使用运放构成的单端转差分电路，结构如下。
请问这样的结构可以吗，是否还需要在单端转差分电路和ADC之间插入一个input buffer？如果需要，可以给一个讲buffer的文章吗？

2.当我将目前做的两个电路（SAR ADC用的是上极板采样，桥接电容阵列，异步逻辑）联合仿真时，单端转差分的输出信号只能是900mV±500mV的量程.
作1024个点的FFT分析，vip（最开始的输入信号）的ENOB很高，因为是理想源；VIP,VIN的ENOB有11.几的精度，SAR ADC输出的数字码只有9bit的精度了。

3.我还对单端转差分+bootstap电路做了联合仿真。当上极板采样时VIP,VIN有11.5bit精度，bootstrap的输出有9.5bit精度。
下极板采样时VIP,VIN有12.5bit精度，bootstrap输出有12.2bit的精度。