设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 数字与版图
返回列表 发新帖
查看: 429|回复: 2

[资料] 数字与版图

[复制链接]
jiangnaner
发表于 5 天前 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
数字与版图

Circuit_techniques_for_reducing_the_effects_of_op-amp_imperfe.pdf

2.6 MB, 下载次数: 30 , 下载积分: 资产 -2 信元, 下载支出 2 信元

2

Digital Logic Design Using Verilog Coding and RTL Synthesis - 2nd Edition (Taraa.pdf

20.36 MB, 下载次数: 27 , 下载积分: 资产 -7 信元, 下载支出 7 信元

2

知识大总结.pdf

1.46 MB, 下载次数: 34 , 下载积分: 资产 -2 信元, 下载支出 2 信元

2
回复

举报

lhyi
发表于 4 天前 | 显示全部楼层
kan e kan
回复 支持 反对

举报

colindeng
发表于 前天 13:12 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:28 , Processed in 0.017167 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表