在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 150|回复: 1

[求助] verdi 不显示uvm hier

[复制链接]
发表于 2024-11-12 10:16:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


                               
登录/注册后可看大图


加了选项,怀疑是2020版本的问题,或者是rule.rc的问题,有前辈遇到这种问题吗

                               
登录/注册后可看大图



                               
登录/注册后可看大图



发表于 2024-11-14 09:32:22 | 显示全部楼层
建议使用synopsys发布的testsuite的风格,把每一个test.sv都在test_top这个tb最顶层module中include起来,这样使用-lca -kdb编译,使用verdi打开,在verdi代码中,双击某个test,就能在左边看到uvm的hierarchy了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:10 , Processed in 0.031154 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表