verdi 不显示uvm hier

小丑橘 · 发表于 2024-11-12 10:16:53

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

加了选项，怀疑是2020版本的问题，或者是rule.rc的问题，有前辈遇到这种问题吗

登录/注册后可看大图

saipolo · 发表于 2024-11-14 09:32:22

建议使用synopsys发布的testsuite的风格，把每一个test.sv都在test_top这个tb最顶层module中include起来，这样使用-lca -kdb编译，使用verdi打开，在verdi代码中，双击某个test，就能在左边看到uvm的hierarchy了

434871250 · 发表于 2024-11-29 18:00:35

是不是加错地方了，debug_access是编译选项，verdi_trace是仿真选项

[求助] verdi 不显示uvm hier