在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Challensys

国产EDA工具DashRTL和TclOK v2024.09

[复制链接]
发表于 2024-11-12 09:11:21 | 显示全部楼层
学习一下,谢谢分享!
发表于 2024-11-12 09:15:31 | 显示全部楼层
非常感谢,很好
发表于 2024-11-12 10:39:09 | 显示全部楼层
感谢分享
发表于 2024-11-12 11:02:55 | 显示全部楼层
用不了,报license错误,文档也看不了
发表于 2024-11-12 11:03:13 | 显示全部楼层
感谢分享, 这个工具是干什么用的?
 楼主| 发表于 2024-11-12 11:14:57 | 显示全部楼层


fanghui_yang 发表于 2024-11-12 11:03
感谢分享, 这个工具是干什么用的?


TclOK 是用来快速检查 Tcl / SDC / UPF 是否存在低级错误的。如果有错误就会停下来,避免启动 EDA 工具后因为此类低级错误白跑几个小时。DashRTL 是面向数字前端早期设计提速的,全芯片编译比较快,可以加快修正 RTL 语法错误或者顶层集成连接错误迭代一轮的时间。
发表于 2024-11-12 11:20:38 | 显示全部楼层
哪家大公司用了?
发表于 2024-11-13 05:27:17 | 显示全部楼层
感谢,首先请教一下,DashRTL 目标是类似verdi 或 DVT?
提个需求:
1)能否提供一个vscode插件,类似 DVT,每次保存后自动执行检察
2)也许Verdi有这个功能,子模块增加了一个端口,连到顶层或其它模块,要穿过很多层次,DashRTL有elab功能,能不能通过from/to让工具自动定义穿越模块端口定义及连接
发表于 2024-11-13 08:40:46 | 显示全部楼层
Thanks for sharing
发表于 2024-11-13 10:23:53 | 显示全部楼层
看官网介绍特点是无最大cpu限制,并行加速编译。仿真会调用其他eda工具吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-6 03:02 , Processed in 0.021127 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表