Mask rom的0和1不通过金属走线实现还可以通过哪些方式实现？

cwq

看到一种不是通过金属走线来实现0和1的rom，在layout上是有什么特殊标记层来让工艺厂实现吗？这个步骤layout画版图时需要做什么才可以实现与rom原理图保持一致通过LVS？

chuchuang

一般都是金属连和不连来区别  还有一种就是在沟道区域加difusion  让管子vth变高 高到管子开不起来  就跟断路一样了

cwq

chuchuang 发表于 2024-11-11 22:51
一般都是金属连和不连来区别  还有一种就是在沟道区域加difusion  让管子vth变高 高到管子开不起来  就跟断 ...

这种方式是foundary自行操作还是需要在layout阶段通过某层进行标记使LVS通过呢，有点疑惑

chuchuang

cwq 发表于 2024-11-12 11:26
这种方式是foundary自行操作还是需要在layout阶段通过某层进行标记使LVS通过呢，有点疑惑
...

自己操作就可以  后面我再确认了下  后面一种方式 是把沟道填了 形成不了反型层 不是增加vth  比如说 pmos 在沟道区 会有微量p型注入  在gate电压下 会形成反型然后s d导通 ，  如果沟道区填入n+ difusion ，这个管子就不会反型，一致导通不了，lvs 那边也不会把他识别成管子，电路相当于管子不存在。如果把pmos 沟道区 直接用p+ 注入 ，等于把s d 短路了，电路里相当于一条直线。

chuchuang

cwq 发表于 2024-11-12 11:26
这种方式是foundary自行操作还是需要在layout阶段通过某层进行标记使LVS通过呢，有点疑惑
...

你是wenqian？

cwq

chuchuang 发表于 2024-11-12 11:38
自己操作就可以  后面我再确认了下  后面一种方式 是把沟道填了 形成不了反型层 不是增加vth  比如说 pmo ...

感谢感谢，这个解释的很清楚了，涨知识了。还想问下这个通常是有特定的工艺来做后面这种方式吗，不然如果可以自己操作而不是foundary做，layout上如何实现沟道注入能过DRC，和电路也能过LVS，普通工艺应该不好实现

cwq

chuchuang 发表于 2024-11-12 11:44
你是wenqian？

不是呐，还请前辈多多赐教