关于PLL 中低通滤波器电容过大的问题

shizishizi

小弟最近需要用到一个低抖动的PLL，看到一些PLL论文中的有的低通滤波电容用到了nF级，想问问这种情况是普遍情况吗？还有需要考虑引脚上的寄生电感的影响吗？
“由于采用了一个1nF的电容，如果将此低通滤波器在片内实现的话‚将占据大量的片内面积。而大容 量电容的片内实现一直也是集成电路设计研究中的一个瓶颈。为了节省片内面 积‚降低设计成本‚将低通滤波器改为芯片外实现‚其余部分在片内实现。为芯片增加一个引脚‚此引脚用以实现片上部分与片外低通滤波器互联。”

taocloud

传统analog PLL BW 约等于 (Icp/2)*R*Kvco/N, Icp越大，Icp最终导致的相位噪声越小，如果需要Icp做的非常大，R就要很小来保持BW不变，R很小那么保持LPF零极点不变 LPF的电容C就要非常大。所以这个要看PLL整体噪声需求。
LPF那边电路只是工作在Fref 几十MHz而已，寄生电感不会起什么作用，需要重点关注的是从PLL LPF到片外的走线不会被干扰，另外片外电容的GND和PLL Analog GND直接距离就很远了，这两个GND之间差异引入的干扰要考虑。要考虑电源和到片外 GND的回路。

fallangel

环路带宽确定的情况下Icp决定了电容大小，片内几百pf还是可以的。