什么样的高压NMOS栅极可以低电平

very_nice

这个电路的输入电源为0~40V，输出VOUT将作为某些低功耗模块的电源，其中M0和M2~M4为高压NMOS管：
1.为什么M0和M1栅压接低电位，电路可以工作么，产生VOUT的原理是什么？

2.M6和M7为低压PMOS，LDO5V为芯片内其他LDO产生的5V电压，Vctrl为开关信号，为什么M6和M7衬底接低电位，M6和M7所在的支路的作用是什么？

                               
登录/注册后可看大图

acrofoxAgain

1. 可能是耗尽型 HVNMOS，阈值为负。
2. M6 ,M7是不是尺寸较大（足以为内部电路提供电流）？衬底不是接低电位，是接中间，实现可双向关断——无论VOUT和LDO5V哪个更高，都可关断。

竟然是我诶

合理，电路图可以改一下布局，很像是背靠背的，通过开关控制然后电阻转换电平

cyl

当vctrl=hi时, 右边的电路肯定会联通VOUT和LDO5V,这样恐怕有问题吧?
或者还有别的隐含条件.

youngabin

耐高压通常是G,D和S,D吧，VGS耐不了高压，低压一样能导通。
M6和M7的衬底这样接是为了接高电位。
VOUT和LDO5V无论哪个更高，导通时都会使得M6和M7的衬底那段（设为节点A）更高，而低压管子是对称的，A点就是源极，就是S,B短接。
假设VOUT>5V，且GATE电压比较高能使M6导通，但不能使M7导通，这样虽然A点>5V但是M7关断且这种接法使体二极管反偏，M7相当于断路，不会影响到LDO5V。如果M7的衬底接LDO5V则M7就算关断，A点电压更高也会通过体二极管影响LDO输出。

very_nice

youngabin 发表于 2024-10-28 14:52
耐高压通常是G,D和S,D吧，VGS耐不了高压，低压一样能导通。
M6和M7的衬底这样接是为了接高电位。
VOUT和LDO ...

1.栅压比源极低，一般的DMOS能通吗？
2.如果VOUT比LDO5V低，是不是M6会关闭？

very_nice

竟然是我诶 发表于 2024-10-28 10:14
合理，电路图可以改一下布局，很像是背靠背的，通过开关控制然后电阻转换电平 ...

背靠背，电阻转换电平？这是啥意思？能稍微解释下吗

very_nice

cyl 发表于 2024-10-28 10:26
当vctrl=hi时, 右边的电路肯定会联通VOUT和LDO5V,这样恐怕有问题吧?
或者还有别的隐含条件. ...

没啥隐含条件，VOUT常开，产生LDO5V的LDO在低功耗模式下会关闭。

very_nice

acrofoxAgain 发表于 2024-10-28 08:26
1. 可能是耗尽型 HVNMOS，阈值为负。
2. M6 ,M7是不是尺寸较大（足以为内部电路提供电流）？衬底不是接低电 ...

1.M0和M1有没有可能是JFET，这里用JFET好还是耗尽管好，二者有什么区别？

2.M6和M7不大，为内部电路提供电流提供电流是什么意思？据估计VOUT只需有100uA以下的带载能力即可

acrofoxAgain

very_nice 发表于 2024-10-29 01:27
1.M0和M1有没有可能是JFET，这里用JFET好还是耗尽管好，二者有什么区别？

2.M6和M7不大，为内部电路提供 ...

1. JFET和MOS管无论是符号还是版图照片都不一样，为什么会有这种怀疑？

2.  电流很小，开关换尺寸自然也小。