在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 270|回复: 2

[求助] 做lvs为啥给电源地打上label了还是不行

[复制链接]
发表于 2024-10-27 16:16:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
               Layout    Source         Component Type
                ------    ------         --------------
Ports:           1089      1109    *

Nets:          273625    213092    *

Instances:      49220     19761    *    MN (4 pins)
                 49821     20365    *    MP (4 pins)
                   100        36    *    R (2 pins)
                    18        13    *    D (2 pins)
                     0         3    *    SPDW_2_1 (4 pins)
                     0         8    *    SPDW_2_1_1 (5 pins)
                     0         7    *    SPDW_2_2 (5 pins)
                     0       518    *    SPDW_2_2_1 (6 pins)
                     0         1    *    SPDW_3_1 (5 pins)
                     0     19116    *    SPUP_2_1 (4 pins)
                     0         2    *    SPUP_2_1_1 (5 pins)
                     0      9267    *    SPUP_2_2 (5 pins)
                     0         7    *    SPUP_2_2_1 (6 pins)
                     0      9214    *    SPUP_2_2_2 (7 pins)
                     3         0    *    SPMN_2_1 (5 pins)
                     8         0    *    SPMN_2_1_1 (6 pins)
                     7         0    *    SPMN_2_2 (6 pins)
                   518         0    *    SPMN_2_2_1 (7 pins)
                     1         0    *    SPMN_3_1 (6 pins)
                 19116         0    *    SPMP_2_1 (5 pins)
                     2         0    *    SPMP_2_1_1 (6 pins)
                  9267         0    *    SPMP_2_2 (6 pins)
                     7         0    *    SPMP_2_2_1 (7 pins)
                  9214         0    *    SPMP_2_2_2 (8 pins)
                    36        36         _invb (6 pins)
                114642    114638    *    _invv (4 pins)
                  2624      2622    *    _invx2v (4 pins)
                    10        10         _invx3v (4 pins)
                     2         2         _invx4v (4 pins)
                     3         3         _invx5v (4 pins)
                 28416     28416         _nand2v (5 pins)
                     2         2         _nand3v (6 pins)
                     8         8         _nand4v (7 pins)
                  1553      1565    *    _nor2v (5 pins)
                     4         4         _nor3v (6 pins)
                     6         6         _nor4v (7 pins)
                   111        98    *    _pdw2v (4 pins)
                    12        12         _pdw3v (5 pins)
                     9         9         _pup2v (4 pins)
                    12        12         _pup3v (5 pins)
                 85146     85145    *    _sdw2v (4 pins)
                 19121     19121         _sdw3v (5 pins)
                     1         1         _smp3v (5 pins)
                 40113     40065    *    _sup2v (4 pins)
                     2         2         _xnor2v (5 pins)
                  8221      8221         _xr2v (5 pins)
                     1         1         _xra2v (5 pins)
                ------    ------
Total Inst:    437357    378317


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


o Statistics:

   8 isolated layout nets were deleted.

   45460 layout mos transistors were reduced to 18538.
     26922 mos transistors were deleted by parallel reduction.
   43753 source mos transistors were reduced to 18004.
     25749 mos transistors were deleted by parallel reduction.

   280 series/parallel layout resistors were reduced to 49.  3 connecting nets were deleted.

   183 parallel layout diodes were reduced to 17.

   383 source nets had all their pins removed and were deleted.

发表于 2024-10-27 21:55:14 | 显示全部楼层
Ports:           1089      1109    *
发表于 2024-10-28 08:36:57 | 显示全部楼层
版图的基本功就是检查lvs和drc的错误,你这应该多自己检查下,怎么debug,怎么找问题,这么问很难提高的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:01 , Processed in 0.015135 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表