UMC28 XORGATE

stupididiot · 发表于 2024-10-24 00:12:38

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬好：

小弟用umc28的工艺搭了一个二输入异或门，虽然前后仿功能都是正确的，但是后仿的功耗是前仿的好几倍。想可能是版图出了问题，但是也找不出具体的细节，向大佬求教。

登录/注册后可看大图

stupididiot · 发表于 2024-10-24 00:16:20

版图设计尽量用了M3做信号线减小一些寄生；提取出来的寄生情况：能看出来大部分来自于晶体管自己的寄生，还有一些是其他网络的寄生

stupididiot · 发表于 2024-10-24 00:18:23

仿真测试用的是A输入一直是0，B输入一直在01之间跳变。
后仿真能明显看到calibre模型跳变更慢

stupididiot · 发表于 2024-10-24 00:20:01

最后的功耗相差了三倍之多，小弟无论如何优化提参都只能略微提升后仿性能，但是还是跟前仿差了非常多，求大佬指点

omityoung · 发表于 2024-10-24 08:36:09

stupididiot 发表于 2024-10-24 00:16
版图设计尽量用了M3做信号线减小一些寄生；提取出来的寄生情况：能看出来大部分来自于晶体管自己的寄生，还 ...

把这里所以层次都画大一些，尤其是TGO这种，能合并都要合并。然后和电路对比mos的sa sb sc等等

stupididiot · 发表于 2024-10-24 09:55:27

omityoung 发表于 2024-10-24 08:36
把这里所以层次都画大一些，尤其是TGO这种，能合并都要合并。然后和电路对比mos的sa sb sc等等 ...

感谢大佬，但是我这个用的是umc28的0.9管子，似乎没有TGO层；您说层次化大一些就是相邻器件的这种层合成一个吗

登录/注册后可看大图

小李k · 发表于 2024-10-24 10:36:32

presim有开吗，前仿的model换成layout对应的instance呢，就base layer的cap来说，layout不会有啥问题

stupididiot · 发表于 2024-10-24 11:39:53

小李k 发表于 2024-10-24 10:36
presim有开吗，前仿的model换成layout对应的instance呢，就base layer的cap来说，layout不会有啥问题 ...

我前后仿用的都是umc28 的N_HVT和P_HVT，不知道是不是您说的对应instance

版图里是直接generrate all from source 来的

stupididiot · 发表于 2024-10-24 11:40:52

omityoung 发表于 2024-10-24 08:36
把这里所以层次都画大一些，尤其是TGO这种，能合并都要合并。然后和电路对比mos的sa sb sc等等 ...

感谢大佬，但是我umc28用的0.9管子好像没有这些层，HVTP HVTN这些我都合并成一块大的了

登录/注册后可看大图

[求助] UMC28 XORGATE